原始文件 (23,294 × 5,661像素,文件大小:537.07 MB,MIME类型:image/png)
摘要
Specifications:
- Module Size: 16 Gibibytes (ca. 17,2 Gigabytes)
- Memory Type: DDR4 SDRAM
- Moduly Type: Unbuffered DIMM (UDIMM)
- Memory Speed: 1333.3 MHz (DDR4-2666 / PC4-21300)
- Manufacturer: Samsung
- Module Part Number: M378A2K43CB1-CTD
- Module Revision: No (0.0)
- Module Serial Number: 1701500217 (39D56A65)
- Module Manufacturing Date: Year 2018, Week 26
- Error Check/Correction: No
- Address Bits: 16
- Column Address Bits: 10
- Module Density: 8192 Mb
- Number of Ranks: 2
- Device Width: 8 bits
- Bus width: 64 bits
- Die Count: 1
- Module Nominal Voltage (VDD): 1.2 V
- Minimum SDRAM Cycle Time (tCKAVGmin): 0.75000 ns
- Maximum SDRAM Cycle Time (tCKAVGmax): 1.60000 ns
- CAS# Latencies Supported: 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20
- Minimum CAS# Latency Time (tAAmin): 13.750 ns
- Minimum RAS# to CAS# Delay (tRCDmin): 13.750 ns
- Minimum Row Precharge Time (tRPmin): 13.750 ns
- Minimum Active to Precharge Time (tRASmin): 32.000 ns
- Supported Module Timing at 1333.3 MHz: 19-19-19-43
- Supported Module Timing at 1200.0 MHz: 17-17-17-39
- Supported Module Timing at 1066.7 MHz: 15-15-15-35
- Supported Module Timing at 933.3 MHz: 13-13-13-30
- Supported Module Timing at 800.0 MHz: 11-11-11-26
- Supported Module Timing at 666.7 MHz: 10-10-10-22
- Minimum Active to Active/Refresh Time (tRCmin): 45.750 ns
- Minimum Refresh Recovery Time Delay (tRFC1min): 350.000 ns
- Minimum Refresh Recovery Time Delay (tRFC2min): 260.000 ns
- Minimum Refresh Recovery Time Delay (tRFC4min): 160.000 ns
- Minimum Four Activate Window Delay Time (tFAWmin): 21.000 ns
- Minimum Active to Active Delay Time - Different Bank Group (tRRD_Smin): 3.000 ns
- Minimum Active to Active Delay Time - Same Bank Group (tRRD_Lmin): 4.900 ns
- Minimum CAS to CAS Delay Time - Same Bank Group (tCCD_Lmin): 5.000 ns
- Module Temperature Sensor (TSOD): Not Supported
- Module Nominal Height: 31 - 32 mm
- Module Maximum Thickness (Front): 1 - 2 mm
- Module Maximum Thickness (Back): 1 - 2 mm
- Address Mapping from Edge Connector to DRAM: Mirrored
许可协议
我,本作品著作权人,特此采用以下许可协议发表本作品:
- 您可以自由地:
- 共享 – 复制、发行并传播本作品
- 修改 – 改编作品
- 惟须遵守下列条件:
- 署名 – 您必须对作品进行署名,提供授权条款的链接,并说明是否对原始内容进行了更改。您可以用任何合理的方式来署名,但不得以任何方式表明许可人认可您或您的使用。
https://creativecommons.org/licenses/by/4.0CC BY 4.0 Creative Commons Attribution 4.0 truetrue
memory yenye utofautishani wa juu
Hochauflösender Scan eines DDR4-SDRAM-Riegels mit 16 GiB Speicher @ 2666 MHz.
文件历史
点击某个日期/时间查看对应时刻的文件。
| 日期/时间 | 缩略图 | 大小 | 用户 | 备注 |
当前 | 2021年7月25日 (日) 13:54 | | 23,294 × 5,661(537.07 MB) | PantheraLeo1359531 | Uploaded own work with UploadWizard |
文件用途
全域文件用途
以下其他wiki使用此文件:
- ar.wikipedia.org上的用途
- ca.wikipedia.org上的用途
- cs.wikipedia.org上的用途
- de.wikibooks.org上的用途
- en.wikipedia.org上的用途
- en.wikibooks.org上的用途
- es.wikibooks.org上的用途
- hu.wikipedia.org上的用途
- it.wikipedia.org上的用途
- ja.wikipedia.org上的用途
- ko.wikipedia.org上的用途
- la.wikipedia.org上的用途
- ml.wikipedia.org上的用途
- pt.wikipedia.org上的用途
- www.wikidata.org上的用途
此文件中包含有扩展的信息。这些信息可能是由数码相机或扫描仪在创建或数字化过程中所添加。
如果此文件的源文件已经被修改,一些信息在修改后的文件中将不能完全反映出来。